

Analogtechnik

- Kontinuierliche Signale



+ Multiplikation und Addition leicht zu realisieren

+ kleiner Flächenbedarf

+ sehr schnell

- temperaturabhängig

- nichtlineare Bauteile

↳ Sensoren, Messtechnik, HiFi-Technik, Rundfunktechnik

Digitaltechnik

- diskrete Signale



• feste Anzahl von k möglichen diskreten Zuständen

• $k=2 \rightarrow$ binär

+ unempfindlich gegenüber Störungen

+ einfacher Entwurf

+ beliebig hohe Präzision

- hoher Flächenbedarf

- höherer Energieverbrauch

↳ Computer, Bussysteme, Datenübertragung

Analog-Digital-Wandlung: Analog $\rightarrow$ Digital1) Quantisierung in der Zeit

- Abtasten in festen zeitlichen Abständen t
- $\rightarrow$ Abtastfrequenz $f = \frac{1}{t}$ muss mindestens das Doppelte der Signalfrequenz sein (Nyquist)

2) Wertmäßige Quantisierung

- Abbildung auf nächsten zulässigen Wert


$\rightarrow$ Quantisierungsfehler sinkt bei Erhöhung der Zahl der möglichen diskreten Zustände.

• Kodierung der diskreten Werte in bestimmter Wortbreite n

• Wortbreite n wird in Bit angegeben

• Bit: 0 oder 1

• Breite n Bit $\rightarrow 2^n$ verschiedene diskrete Werte




• Byte: $n=8$

• Halbwort: $n=16$

• Wort: $n=32$

Sägezahnverfahren

- liefert im negativen Bereich
- Zähler startet bei 0V
- stoppt bei Eingangsspannung
- Abstand wird berechnet

Beispiel Hexadezimalzahl

$$FE01_{16} = 15 \cdot 16^3 + 14 \cdot 16^2 + 1 \cdot 16^1 = 65041_{10}$$

Umrechnung ZahlensystemeDivisionsmethode

Bsp.: $x = 29_{10} \rightarrow$ ins Binärsystem

$$\begin{array}{l} 29/2 = 14, \text{ Rest } 1 \\ 14/2 = 7, \text{ Rest } 0 \\ 7/2 = 3, \text{ Rest } 1 \\ 3/2 = 1, \text{ Rest } 1 \\ 1/2 = 0, \text{ Rest } 1 \end{array}$$

Konvertierte Zahl sind die Reste von unten nach oben

$$29_{10} = 11101_2$$

Zahlen mit Komma

feste Zahl von k Nachkommastellen im Binärsystem $\rightarrow$ Dezimal

Bsp. $13,75_{10}$

$$= 2^3 + 2^2 + 2^0 + 2^{-1} + 2^{-2} = 13,75_{10}$$

Dezimal $\rightarrow$ anderes System

Bsp. $13,75$

$\rightarrow$ Zahl vor Komma wie gewohnt umformen

$\rightarrow$ Nachkommazahl: Multiplikationsmethode

Bsp. $0,75 \cdot 2$

$$\begin{array}{l} 1,5 \rightarrow 1 \\ 0,5 \cdot 2 \\ 1 \rightarrow 1 \end{array}$$

• Die Nachkommazahl immer mit zwei multiplizieren

• Die Zahl vor dem Komma ist dann die binäre Ziffer

$$\rightarrow 13,75_{10} = 1101,11_2$$

Einheitskomplement (Negative Zahlen)

Bsp negative Zahlen 8-Bit

kleinste Zahl: $10000000_2 = -127_{10}$

größte negative Zahl: $11111110_2 = -1_{10}$

größte Zahl: $01111111_2 = 127_{10}$

- bei den negativen Zahlen:

$\rightarrow$ startet mit 1

$\rightarrow$ die Nullen sind die "Einsen"

- bei positiven Zahlen:

$\rightarrow$ startet mit 0

$\rightarrow$ die Einsen werden ganz normal als Einsen interpretiert

Gatter

• "Black Box"

• beliebig viele Eingänge

• genau ein Ausgang

• realisiert Funktion, z.B. $Y = f(A, B, \dots)$

$$\begin{array}{c} A \\ B \end{array} \rightarrow \boxed{f} \rightarrow Y = f(A, B)$$

• Die Funktion wird durch eine Wahrheitstabelle festgelegt

Häufige Gatter

und-Gatter: $\boxed{\&}$ $\rightarrow 1$

oder-Gatter: $\boxed{\vee}$ $\rightarrow 1$

nicht-Gatter: $\boxed{\neg}$ $\rightarrow 1$

NAND-Gatter: $\boxed{\&}$ $\rightarrow 1$

NOR-Gatter: $\boxed{\vee}$ $\rightarrow 1$

XOR-Gatter: $\boxed{\oplus}$ $\rightarrow 1$

AB	Y
00	1
01	1
10	1
11	0

AB	Y
00	0
01	1
10	1
11	0

DNF und KNF

DNF: • es werden die Felder mit ① betrachtet

z.B. $\begin{array}{ccc|c} A & B & C & Y \\ 0 & 1 & 0 & 1 \end{array}$

$\rightarrow$ in DNF: $Y = \overline{A} B \overline{C}$

Verknüpfung
von Variablen
mit $\wedge$

KNF: • es werden Felder mit ② betrachtet

• anders als bei DNF $\rightarrow$ Felder bei einzelnen Variablen mit 0

z.B. $\begin{array}{ccc|c} A & B & C & Y \\ 0 & 1 & 0 & 0 \end{array}$

$\rightarrow$ in KNF: $Y = A \overline{B} C$

Verknüpfung
durch $\vee$

$\rightarrow$ Die Variable ist 1 true!

Minterm

Term, in dem jede Variable einer booleschen Funktion genau einmal vorkommt, verbunden mit 1

z.B. $x_1 \overline{x}_2 x_3$ von $f(x_1, x_2, x_3)$


Maxterm

$\rightarrow$ das selbe aber mit $\vee$


z.B. $x_1 \vee \overline{x}_2 \vee x_3$ von $f(x_1, x_2, x_3)$

Schaltnetze

- kombinatorische Logik



KV-Diagramme



→ immer nur Zweierpotenzen umkreisen

KKNF → Nullen umkreisen → DNF → Negieren

KDNF → Einsen umkreisen

Multiplexer

- mehrere Eingangssignale auf einzigen Ausgang
- z.B. Auswahl einer Datenquelle

Demultiplexer

- einzelner Eingang aber mehrere Ausgänge
- z.B. Auswahl Datensentze (z.B. Speicherzeile)

Codes

Bewertung von Codes

- **Wertigkeit:** Stellenwert für jede Position?
- **Distanz:** Anzahl Bitstellen, in denen sich zwei Codewörter unterscheiden
- **Hamming-Distanz:** Minimum aller Abstände zwischen Wörtern innerhalb eines Codes
- **Stetigkeit:** Distanz zwischen benachbarten Codewörtern ist konstant
- **Redundanz:** Anteil (in Bit) einer Nachricht, die keine Informationen enthält

$$R = \log_2(N/M)$$

N: mögliche Anzahl mit n Bit kodierbare Zeichen
M: tatsächliche Anzahl der verwendeten Zeichen


Beispiel: Bewertung Dual-Code (Binär)

- Wertigkeit: Stelle i hat Wertung 2^i
- Abstand: minimal 1, maximal n
- Stetigkeit: nicht stetig
- Hamming-Distanz: $H=1$
- Redundanz: $R = 0$ Bit

Verzögerung T

- Veränderung am Eingangssignal führt erst nach kurzer Zeit zu Änderung des Ausgangssignals
- T : Zeitspanne zwischen Zeitpunkten der Überschreitung des 50% Pegels des realen Signals

Bsp. Inverter



Strukturkaskad: durch Verzögerung im Gatter können kurzzeitig falsche Ausgangssignale auftreten

- Schaltung ändern, dass:
 - alle Pfade im Schaltnetz gleich lang sind
 - ~~Ein~~ Einfügen zusätzlicher Logikgatter

BCD-Code

- Jede Ziffer wird binär kodiert
- 4 Bit je Ziffer nötig
- Beispiel: $9128_{10} = 1001\ 0001\ 0010\ 1000_{BCD}$
- übrige Codes (Pseudotetraden) kommen nach 9 (1010, 1011, ...)

Aiken-Code

- Wertigkeit der ~~Bin~~ 4 Bits: 2 4 2 1
- z.B. $5_{10} = 10\ 11_{Aiken}$
- Die 6 Pseudotetraden liegen zwischen 4 und 5
- Taschenrechner und Digitaluhren
- Beispiel: $9128_{10} = 1111\ 0001\ 0010\ 1110_{Aiken}$

Gray-Code

- Distanz benachbarter Codewörter = 1

0	0000
1	0001
2	0011
3	0010
4	0110
5	0111
6	0101
7	0100
8	1100
9	1101
10	1111
11	1110
12	1010
13	1011
14	1001
15	1000

Fehlererkennende Codes

- z.B. im Dual-Code ein weiteres Bit
- einzelne Bitfehler bei Übertragung erkennen
- zwei Bitfehler können nicht erkannt werden
- Beispiel: Ergänzung Dual-Code um Bit, das jedes Codewort auf gerade Anzahl von Einsen ergänzt
 - ergänzendes Bit: Paritätsbit
 - Hamming Distanz: $H=2$
- es können auch mehrere Prüfbits hinzugefügt werden:
 - z.B. jeweils Ergänzung von Bitgruppen zu gerader/ungerader Parität
 - Hamming Distanz erhöht
 - Erkennung mehrerer Bitfehler
 - Bitfehler ggf. sogar korrigiert
- 1. Code mit Hamming Distanz h kann $(h-1)$ Bitfehler erkennen
- 2. kann $(h-1)/2$ Bitfehler korrigieren

Digitaltechnik | Sequentielle Logik

Vergleich

Kombinatorische Logik

- Gatter werden als Verzögerungs-frei angenommen
- Schaltungen werden als Schalt-netze betrachtet
- Rückkopplungen nicht gestattet
- Schaltungen: gerichtet azyklischer Graph

Sequentielle Logik

- Zustandspeicher erforderlich
- Flipflops → Grundelemente
- Rückkopplungen gestattet
- Schaltungen als Schaltwerke betrachtet
- Schaltungen: gerichtet zyklischer Graph


Schaltnetz

- realisiert Schaltfunktion



Schaltwerk

- Ausgabe hängt zusätzlich von Zustand S ab



Asynchrones Schaltwerk


- gesteuert durch Veränderung der Eingangssignale
- aufwendig intuitiver Entwurf
- sehr schnelle Arbeitsweise möglich

Synchrones Schaltwerk

- gesteuert durch zentralen Takt
- Übernahme der Änderungen am Eingangssignal erfolgt nur zu festen Zeitpunkten
- einfacher systematischer Entwurf (Automaten)
- kritischer Pfad bestimmt maximale Taktfrequenz

Flip-Flops


(RS) Flip-Flop mit NOR-Gattern:



Folgezustand

R	S	Q'
0	0	Q
0	1	1
1	0	0
1	1	nicht erlaubt

Symbol:




• "R" = "Reset"

• "S" = "Set"


Geklopptes RS Flip-Flop

- R und S werden nur übernommen, wenn CLK = 1




R	S	CLK	Q'
d	d	0	Q
0	0	1	Q
0	1	1	1
1	0	1	0
1	1	1	nicht erlaubt

Symbol:




Flankengetriggerte Flip-Flops

- bei steigender Flanke (positiv)




- bei fallender Flanke (negativ)




D Flip-Flop

- bei CLK = 1: S = D, R = D-bar
- unerlaubter Zustand wird vermieden




D	CLK	Q'
0	0	Q
0	1	0
1	0	Q
1	1	1



• wird meist Flankengetriggert verwendet


(JK) Flip-Flop

- 1, 1 für Invertierung von Q (Toggle)




J	K	Q'
0	0	Q
0	1	0
1	0	1
1	1	Q-bar

Symbol (positive Flankentriggerung):




T Flip-Flop

- Modifikation JK Flipflop; J = T = K
- T = 1 ⇒ Toggle, wechselt in jedem Takt den Zustand




T	Q'
0	Q
1	Q-bar

Symbol:



Moore-Automat

- allgemeiner Aufbau



- Eingabelogik: bestimmt Zustandsübergänge:

- abhängig von Eingangssignalen und
- aktuellem Zustand

- Ausgabelogik:

- hängt nur vom aktuellen Zustand ab

Mealy-Automat



- Ausgabelogik hängt auch vom aktuellen Eingangssignal E ab

- kann schneller auf Eingabeänderungen reagieren


Vorgehensweise Entwurf eines Schaltwerks

1. Zustandsdiagramm
2. Zustandstabelle
3. Auswahl binäre Zustandskodierung & binäre Zustandstabelle
4. Auswahl Flip-Flop & Flip-Flop Ansteuerungen
5. Ausgabegleichung
6. Minimierung Ansteuer- und Ausgabegleichung
7. Realisierung

Entwicklung eines Automaten am Beispiel Moore-Automat

Aufgabe: Sequenz 010 erkennen

1. Zustandsdiagramm



2. Zustabstabelle

S	E	S'	Y
A	0	B	0
A	1	A	0
B	0	B	0
B	1	C	0
C	0	D	0
C	1	A	0
D	0	B	1
D	1	C	1

für jeden Zustand S (A, B, C, ...) wird geklärt was ein Folgezustand kommt (für alle möglichen Eingaben (0,1)) + zugehörige Ausgabe Y

3. Auswahl binäre Zustandskodierung & Tabelle

- in dem Fall: 4 Zustände
- können mit 2 Binärziffern dargestellt werden
- sonst ggf. anpassen!

4. Auswahl Flipflop (immer JK) & Wahrheitstabelle

Q	Q'	J	K
0	0	0	d
0	1	1	d
1	0	d	1
1	1	d	0

→ auswendig

5. Ermittlung Flip-Flop Aussteuerungen

	Q ₁	Q ₀	E	Q ₁ '	Q ₀ '	Y	J ₁	K ₁	J ₀	K ₀
A	0	0	0	0	1	0	0	d	1	d
	0	0	1	0	0	0	0	d	0	d
B	0	1	0	0	1	0	0	d	d	0
	0	1	1	1	0	0	1	d	d	1
C	1	0	0	1	1	0	d	0	1	d
	1	0	1	0	0	0	d	1	0	d
D	1	1	0	0	1	1	d	1	d	0
	1	1	1	1	0	1	d	0	d	1

(mit Hilfe der Übergangstabelle)

6. Bestimmen Ausgangsgleichung

Q ₁	Q ₀	Y
0	0	0
0	1	0
1	0	0
1	1	1

$$Y = Q_1 \wedge Q_0$$

Ausgabe- und Eingabegleichungen minimieren

- Ausgabegleichung bereits minimal

	Q_0		Q_0	
J_1 :	0	d	d	0
E	0	d	d	1
	Q_1		Q_1	

$$J_1 = Q_0 \wedge E$$

- sees Verfahren


für alle J und K

$$K_1 = (Q_0 \wedge \bar{E}) \vee (\bar{Q}_0 \wedge E)$$

$$J_0 = \bar{E}$$

$$K_0 = E$$


7. Realisierung



Zähler

Synchroner 3-Bit Binärzähler

1. Zustandsdiagramm mit allen möglichen Zuständen & Zustandsübergängen



2. altbekannte Übergangstabelle für JK-FF

Q	Q'	J	K
0	0	0	d
0	1	1	d
1	0	d	1
1	1	d	0

→ 3 Binärziffern, also auch 3 Q und 3 Flip-Flops

3. Zustandübergangstabelle

Q ₂	Q ₁	Q ₀	Q ₂ '	Q ₁ '	Q ₀ '	J ₂	K ₂	J ₁	K ₁	J ₀	K ₀
0	0	0	0	0	1	0	d	0	d	1	d
0	0	1	0	1	0	0	d	1	d	d	1

etc.

→ aktueller Zustand steuert auch Ausgabe der

4. Gleichungen für J₂, K₂, J₁, ... erstellen

• Mit KV-Diagramm oder ablesen


Beispielshaft: J₂ = Q₁ ∧ Q₀ J₁ = Q₀ J₀ = 1
K₂ = Q₁ ∧ Q₀ K₁ = Q₀ K₀ = 1

Asynchroner Zähler


- kein synchroner Takt
- statt dessen Flip-Flop Ausgänge als Takt

Frequenzteiler

- Ausgangssignale Q₀, Q₁, Q₂, ... mit 1/2, 1/4, 1/8, ... der Taktfrequenz von Clk
- mit T-Flip-Flops




Grundlegende Idee RAM



- bei Write=1 wird Information von Din gespeichert und steht in Dout zur Verfügung
- Information ~~ist~~ bleibt gespeichert, auch wenn bei Write=0 Din geändert wird

5. Realisierung



RAM

• flüchtiger Speicher:

- Informationen gehen nach Ausschalten der Versorgungsspannung verloren

• statischer Speicher

- Speicherung durch 4-6 Transistoren pro Bit
- kein Refresh notwendig
- Bausteine: SRAM
- Zugriffs- und Zykluszeit: ca. 10ns

• Zugriffszeit t_{acc}

- Zeitspanne vom Anlegen einer Adresse bis zur Gültigkeit der ausgelesenen Daten


• dynamischer Speicher

- Speicherung durch Kondensator und Transistor je Bit
- Refresh notwendig (Kondensator verliert Ladung)
- hohe Datendichte möglich

• Zykluszeit t_{cycle}

- Zeitspanne vom Anlegen einer Adresse bis zum möglichen Anlegen der nächsten Adresse
- ↳ Zykluszeit oft größer als Zugriffszeit

SRAM-Zelle vereinfachter Aufbau



hier wurde 0 für Bit und 1 für Bit angesetzt:
• zum Schreiben einer 0
• Zustand bleibt erhalten

SRAM Auslesen

- Bit-Leitungen: Bit=1; Bit=1 (Precharging)
- Select: kurzer Impuls
- geringer Spannungsabfall auf Bit oder Bit wird erkannt
- Verstärker gibt entsprechende Signal-Ausgabe

- bei Select=1 → FETs leiten → bistabile Kippstufe
- Select=0 → FETs sperren


RAM-Fortsetzung

SRAM Organisation

- Wortorganisierter Speicher (je Speicherzeile ein n -Bit Wort)
- $m \times n$ Speichermatrix (in Speicherzeilen mit je n SRAM-Zellen)
- Auswahl einer der Zeilen

DRAM

Aufbau



- extrem hohe Speicherkapazität durch geringen Flächenbedarf

Schreiben

- Bit = 1 oder Bit = 0
- select = 1
- Transistor leitet
- Kondensator geladen / entladen

Auslesen

- Select = 1
- Transistor leitet
- falls Kondensator geladen war
 - ↳ kurzer Impuls auf Bit-Leitung
- Leseverstärker erzeugt logische 1
- Kondensator wird beim Auslesen entladen
 - ↳ muss neu beschreiben werden

Wandlung ^{Digital → Analog} ~~Analog → Digital~~

- nur möglich, wenn jede Bitstelle feste Wertigkeit hat (Binärcode ✓, Gray-code X)
- 1 Stufe entspricht 1 LSB (Least significant Bit)
- ggf. anschließende Gleitkommastellung durch Filter
 - gestuftes Widerstandsnetzwerk

SRAM Steuerlogik

- CS (Chip Select):
 - Auswahl und Aktivierung eines SRAM Bausteins
- WE (Write Enable):
 - Aus Speichern eines Wertes
- OE (Output Enable):
 - Lesen und Freischalten der Ausgänge

- Speichermatrix ist bitorganisiert
- Kapazität C des Kondensators einer DRAM-Zelle ist sehr gering

Ladungsverlust:

- beim Lesen
- mit der Zeit
- durch elektromag. Strahlung

↳ periodischer Refresh

Vor/Nachteile

- periodischer Refresh notwendig
 - ↳ kostet Energie
- hohe Zugriffszeit für das erste Datenwort
- + 4 fach höhere Datendichte als bei SRAM
- + geringerer Preis je MBit

Typischer Einsatz

- Hauptspeicher PC
- Pufferspeicher

Vor/Nachteile SRAM

- + schneller Zugriff
- + unempfindlich gegen elektromag. Strahlung
- geringe Datendichte
 - ↳ hoher Flächenbedarf
- Energiebedarf hoch (bei vielen Zugriffen)
- hoher Preis

SRAM Typische Einsätze

- Mobile Geräte
- Netzwerkkomponenten
- Weltraumgeräte

Diode

- Strom kann nur in eine Richtung fließen

Transistor

- leitet nur wenn Basisstrom fließt